|
|
Weitere Informationen: National Semiconductor und ARM legen nächste Generation der offenen PowerWise-Interface-Spezifikation vor Um die Batterielebensdauer bei Handheld-Geräten zu verlängern, obwohl immer umfangreichere Funktionalitäten hinzukommen, verlangen die Hersteller nach ausgefeilten Power-Management-Techniken, mit denen sich die Verlustleistung jeder einzelnen Funktion im SoC dynamisch optimieren lässt. Damit Systemdesigner derart komplexe Designs effizienter implementieren können und gleichzeitig die Pin-Anzahl gering gehalten werden kann, haben National Semiconductor und ARM zusammen mit PWI-Anwendern wie Matsushita Electric Industrial, Philips Semiconductor, Samsung Electronics und STMicroelectronics die zweite Generation der PowerWise Interface-Spezifikation entwickelt. „Mit PWI 2.0 wird ein wichtiger Schritt in Richtung Leistungsregelungs-Effizienz getan, ohne die Multimedia-intensive Applikationen mit eng gestecktem Energiebudget nicht auskommen“, sagte Timo Komulainen, Director of Mobile Solutions, Semiconductor Business bei Samsung Electronics. „Dieser Technologie-Standard wird energieeffiziente Features bieten und wichtige Charakteristika der mobil orientierten IT-Industrie unterstützen.“ Die PWI-Spezifikation ermöglicht die rasche Umsetzung fortschrittlicher Power-Management-Lösungen in batteriebetriebenen elektronischen Handheld-Geräten, indem sie einen offenen, von der gesamten Industrie akzeptierten Standard für die Schnittstelle zwischen digitalen SoCs und Power-Management-ICs (PMICs) definiert. Seit der Einführung der ersten PWI-Generation vor zwei Jahren hat sich die Komplexität der digitalen SoC-Architekturen allerdings entscheidend erhöht, da batteriebetriebene Geräte wie etwa Mobiltelefone, Handheld-Spielekonsolen und tragbare Media-Player immer mehr Funktionen enthalten. „Der PWI 2.0-Standard erlaubt in Multi-Domain-Architekturen die unkomplizierte, auf zwei Adern beschränkte Implementierung anspruchsvoller Power-Management-Technologien wie zum Beispiel Adaptive Voltage Scaling und Back-Biasing“, sagte Ravindra Ambatipudi, Director of Advanced Power Products bei National Semiconductor. „Die PWI 2.0-Technologie ermöglicht es Geräteherstellern, neue rechenintensive Features wie zum Beispiel digitale Multimedia-Anwendungen mit verlängerter Batterielebensdauer zu realisieren, ohne dabei die Flexibilität bei der Auswahl des Lieferanten zu verlieren.“ „Die PWI 2.0-Spezifikation stützt sich auf einige solide Fundamente der praxiserprobten PWI-1.0-Technologie. Die daraus resultierenden Erfahrungen sind zusammen mit wertvollen Anregungen führender Zulieferer aus der Mobil- und Consumer-Industrie direkt in die Entwicklung der PWI-2.0-Technologie eingeflossen. Außerdem spiegelt sich darin wider, dass sich ARM und National Semiconductor durch ihre kontinuierliche Zusammenarbeit beim Low-Power-Design stets an vorderster Front befinden“, sagte Kevin McIntyre, Produktmanager für Power-Management-Lösungen bei ARM. „Die Komplexität des Power-Managements in batteriebetriebenen Systemen nimmt sehr stark zu. In diesem Kontext hat die Weiterentwicklung des PWI-Standards einen hohen Stellenwert, da sie dem Einsatz innovativer Power-Management-Technologien und -Lösungen Auftrieb verleiht.“ Die PowerWise-Interface-Spezifikation Die PWI-Spezifikation legt hierzu die erforderliche Funktionalität im PWI-Slave, die Betriebszustände, die physikalische Schnittstelle, den Registersatz, den Befehlssatz und das Datenkommunikations-Protokoll für die Kommunikation zwischen PWI-Master(n) und PWI-Slave(s) fest. Der PWI-Befehlssatz deckt die Steuerung des PMIC-Betriebszustands, Schreib- und Lesezugriffe auf Register sowie Anweisungen zum Einstellen der Spannung ab. Des weiteren sind in der Spezifikation die Vorkehrungen für anwenderdefinierte Register im PWI-Slave geschaffen. Die PWI-2.0-Spezifikation behält einerseits die geringe Verlustleistung, die kurzen Latenzzeiten und die Breitbandigkeit der PWI-1.0-Spezifikation bei, zeichnet sich aber andererseits durch erhöhte Flexibilität aus, indem sie einen erweiterten PMIC-Register-Adressbereich, einen umfangreicheren Befehlssatz und Vorkehrungen für einen Multi-Point-Bus mit zwei Mastern und bis zu 16 logischen PMIC-Slave-Verbindungen an einem oder mehreren PMIC-Bausteinen vorsieht. Preis und Verfügbarkeit Das PWI-2.0-konforme Intellectual Property (IP) für On-Chip-Power-Controller wird im zweiten Quartal 2006 bei National und ARM lizenzier- und lieferbar sein. Das IP ergänzt die ARM®-Intelligent-Energy-Manager™-Technologie, zu der ARM-Artisan®-Physical-IP, AMBA®3-AXI™-Interconnect, IEM-Software und die entsprechende Hardware gehören. National Semiconductor wird im zweiten Halbjahr 2006 externe Power-Management-ICs gemäß PWI 2.0 einführen. Zu National Semiconductor
|